DISEÑO Y CONSTRUCCIÓN DE UN ACCESO DIRECTO A MEMORIA UTILIZANDO EL LENGUAJE VHDL Y LOS DISPOSITIVOS FPGA: UNA REVISIÓN SITEMÁTICA DE LITERATURA

The present work is a systematic review of the literature is the result of previous work for the construction of a Direct Memory Access (DMA) using the VHDL hardware description language, the Field-programmable gate array devices (FPGA) and some algorithms for the programming of these devices, the main objective of this study is to provide an effective methodology for modeling the DMA controller ensuring proper access to data by optimizing resources for each of the relevant transactions, Another objective is to know the different architectures that exist and the configuration of the devices for a much simpler and optimal implementation, the literature research includes a framework of the Systematic Literature Review process on primary studies focused on the search of articles related to architecture, design and algorithms used to build the DMA Controller using FPGA and VHDL. The results of the review show that there is a great variety of DMA architectures, the use of these architectures depends on the type of transmission you want to make and the types of data involved in the transaction, there are also several design models in multiple programming and modeling languages, according to the DMA architecture, there is the improved architecture of the controller that greatly helps to reduce processing latency, as well as the presence of a specific architecture needed for read/write image and videoEl presente trabajo es una revisión sistemática de la literatura es el resultado de un trabajo previo para la construcción de un Acceso Directo a Memoria (DMA) utilizando el lenguaje de descripción de hardware VHDL, los dispositivos Field-programmable gate array (FPGA) y algunos algoritmos para la programación de estos dispositivos, el objetivo principal de este estudio es proporcionar una metodología eficaz para modelar el controlador de la DMA asegurando un acceso adecuado a los datos optimizando los recursos para cada una de las transacciones relevantes, otro objetivo es conocer las diferentes arquitecturas que existen y la configuración de los dispositivos para una implementación mucho más simple y óptima, la investigación literaria incluye un marco de referencia del proceso de Revisión Sistemática de la Literatura sobre estudios primarios centrados en la búsqueda de artículos relacionados con la arquitectura, el diseño y los algoritmos utilizados para construir el Controlador DMA utilizando FPGA y VHDL. Los resultados de la revisión muestran que hay una gran variedad de arquitecturas DMA, el uso de las mismas depende del tipo de transmisión que se quiera realizar y de los tipos de datos involucrados en la transacción, también hay varios modelos de diseño en múltiples lenguajes de programación y modelado, de acuerdo con la arquitectura de la DMA, existe la arquitectura mejorada del controlador que ayuda en gran medida a reducir la latencia de procesamiento, así como la presencia de una arquitectura específica necesaria para la lectura/escritura de imagen y víde

Diseño y construcción de un acceso directo a memoria utilizando el lenguaje vhdl y los dispositivos fpga: una revisión sitemática de literatura

The present work is a systematic review of the literature is the result of previous work for the construction of a Direct Memory Access (DMA) using the VHDL hardware description language, the Field-programmable gate array devices (FPGA) and some algorithms for the programming of these devices, the main objective of this study is to provide an effective methodology for modeling the DMA controller ensuring proper access to data by optimizing resources for each of the relevant transactions, Another objective is to know the different architectures that exist and the configuration of the devices for a much simpler and optimal implementation, the literature research includes a framework of the Systematic Literature Review process on primary studies focused on the search of articles related to architecture, designand algorithms used to build the DMA Controller using FPGA and VHDL.The results of the review show that there is a great variety of DMA architectures, the use of these architectures depends on the type of transmission you want to make and the types of data involved in the transaction, there are also several design models in multiple programming and modeling languages, according to the DMA architecture, there is the improved architecture of the controller that greatly helps to reduce processing latency, aswell as the presence of a specific architecture needed for read/write image and video.Elpresente trabajo es una revisión sistemática de la literatura es el resultado de un trabajo previo para la construcción de un Acceso Directo a Memoria (DMA) utilizando el lenguaje de descripción de hardware VHDL, los dispositivos Field-programmable gate array (FPGA)y algunos algoritmos para la programación de estos dispositivos, el objetivo principal de este estudio es proporcionar una metodología eficaz para modelar el controlador dela DMA asegurando un acceso adecuado a los datos optimizando los recursos para cada una de las transacciones relevantes, otro objetivo esconocer las diferentes arquitecturas que existen y la configuración de los dispositivos para una implementación muchomás simple y óptima, la investigación literaria incluye un marco de referencia del proceso de Revisión Sistemática de la Literatura sobre estudios primarios centrados en la búsqueda de artículos relacionados con la arquitectura, el diseño y los algoritmosutilizados para construir el Controlador DMA utilizando FPGA y VHDL. Los resultados de la revisión muestran que hay una gran variedad de arquitecturas DMA, el uso de las mismas depende del tipo de transmisión que se quiera realizar y de los tipos de datosinvolucrados en la transacción, también hay varios modelos de diseño en múltiples lenguajes de programación y modelado, de acuerdo con la arquitectura de la DMA, existe la arquitectura mejorada del controlador que ayuda en gran medida a reducir la latencia de procesamiento, así como la presencia de una arquitectura específica necesaria para la lectura/escritura de imagen y vídeo